



HT32F49041

产品规格书

内置 2 MSPS ADC、USART、SPI、I²S、I²C、
GPTMR、ACTMR、BTMR、CRC、ERTC、
WDT、WWDT、DMA、CAN、IRTMR 和 OTGFS
高达 64 KB Flash 和 20 KB SRAM 的 32-Bit Arm[®] Cortex[®]-M4 单片机

版本: V1.00 日期: 2025-01-20

www.holtek.com

目录

1 简介	7
2 特性	8
Arm® Cortex®-M4	8
存储器	8
中断	8
电源控制 (PWC)	9
启动模式	10
时钟	10
通用输入输出 (GPIO)	10
直接存储器访问控制器 (DMA)	10
定时器 (TMR)	11
看门狗 (WDT)	12
窗口型看门狗 (WWDT)	12
增强型实时时钟 (ERTC) 和电池供电寄存器 (BPR)	12
通信接口	13
循环冗余校验 (CRC) 计算单元	14
模拟 / 数字转换器 (ADC)	14
串行线调试 (SWD) 和串行线输出 (SWO) 接口	15
3 概述	16
单片机信息	16
方框图	17
存储器映射	18
时钟结构	19
4 引脚图	20
5 电气特性	26
测试条件	26
绝对最大值	27
通用工作条件	28
上电和掉电时的工作条件	28
内嵌复位和电源控制模块特性	28
存储器特性	30
供电电流特性	30
外部时钟源特性	37
内部时钟源特性	39
PLL 特性	40
低功耗模式唤醒时间	40

EMC 特性	41
GPIO 端口特性.....	41
NRST 引脚特性.....	43
TMR 定时器特性	43
SPI 接口特性	44
I ² S 接口特性	46
I ² C 接口特性.....	47
OTGFS 接口特性	47
12 位 ADC 特性	48
内部参照电压 (V _{INTRV}) 特性	51
6 封装信息	52
20-pin TSSOP (6.5 mm × 4.4 mm) 外形尺寸	53
32-pin QFN (4 mm × 4 mm) 外形尺寸	54
48-pin LQFP (7 mm × 7 mm) 外形尺寸	55
64-pin LQFP (7 mm × 7 mm) 外形尺寸	56
热特性	56

表列表

表 1. 启动加载程序 (Bootloader) 的引脚配置	10
表 2. 定时器功能比较	11
表 3. 特性及外设列表	16
表 4. 引脚定义	22
表 5. 电压特性	27
表 6. 电流特性	27
表 7. 温度特性	27
表 8. 静电放电值	27
表 9. 静态栓锁值	28
表 10. 通用工作条件	28
表 11. 上电和掉电时的工作条件	28
表 12. 内嵌复位和电源管理模块特性 ⁽¹⁾	28
表 13. 可编程电压检测器特性	29
表 14. 内部闪存存储器特性 ^(注)	30
表 15. 内部闪存存储器寿命和数据保存期限 ^(注)	30
表 16. 运行模式下的典型电流消耗	31
表 17. 睡眠模式下的典型电流消耗	32
表 18. 运行模式下的最大电流消耗	33
表 19. 睡眠模式下的最大电流消耗	33
表 20. 深睡眠和待机模式下的典型和最大电流消耗	34
表 21. 内置外设的电流消耗	36
表 22. HEXT 4 ~ 25 MHz 晶振特性 ⁽¹⁾⁽²⁾	37
表 23. 高速外部用户时钟特性	37
表 24. LEXT 32.768 kHz 晶振特性 ⁽¹⁾⁽²⁾	38
表 25. 低速外部用户时钟特性	39
表 26. HICK 时钟特性	39
表 27. LICK 时钟特性	40
表 28. PLL 特性	40
表 29. 低功耗模式的唤醒时间	41
表 30. EMS 特性	41
表 31. GPIO 静态特性	41
表 32. 输出电压特性	42
表 33. 输入交流特性	43
表 34. NRST 引脚特性	43
表 35. TMR 定时器特性	43
表 36. SPI 特性	44
表 37. I ² S 特性	46
表 38. OTGFS 启动时间	47
表 39. OTGFS 直流特性	48
表 40. OTGFS 电气特性	48
表 41. ADC 特性	49
表 42. $f_{ADC} = 14 \text{ MHz}$ 时的最大 R_{AIN} ^(注)	49
表 43. $f_{ADC} = 28 \text{ MHz}$ 时的最大 R_{AIN} ^(注)	49

表 44. ADC 精度 ⁽¹⁾⁽²⁾ 50

表 45. 内置参照电压特性 51

表 46. 封装的热特性 56

图列表

图 1. 方框图	17
图 2. 存储器映射	18
图 3. 时钟结构	19
图 4. 20-pin TSSOP 引脚分布	20
图 5. 32-pin QFN 引脚分布	20
图 6. 48-pin LQFP 引脚分布	21
图 7. 64-pin LQFP 引脚分布	21
图 8. 供电方案	26
图 9. 上电复位和低电压复位的波形图	29
图 10. LDO 在运行模式时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	34
图 11. LDO 在低功耗模式时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	35
图 12. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比	35
图 13. 使用 8 MHz 晶振的典型应用	37
图 14. 外部高速时钟源的交流时序图	38
图 15. 使用 32.768 kHz 晶振的典型应用	38
图 16. 外部低速时钟源的交流时序图	39
图 17. HICK 时钟精度与温度的对比	40
图 18. 建议的 NRST 引脚保护	43
图 19. SPI 时序图 – 从模式和 CPHA = 0	44
图 20. SPI 时序图 – 从模式和 CPHA = 1	45
图 21. SPI 时序图 – 主模式	45
图 22. I ² S 从模式时序图 (Philips 协议)	46
图 23. I ² S 主模式时序图 (Philips 协议)	47
图 24. OTGFS 时序：数据信号上升和下降时间定义	48
图 25. ADC 精度特性	50
图 26. 使用 ADC 典型的连接图	51

1 简介

HT32F49041 单片机基于高性能的 Arm® Cortex®-M4 32 位的 RISC 内核，最高工作频率达到 96 MHz，Cortex®-M4 内核具有一组 DSP 指令和提高应用安全性的一个存储器保护单元 (MPU)。

该单片机内置高速嵌入式存储器 (高达 64 K 字节的闪存和 20 K 字节的 SRAM)，丰富的增强 GPIO 端口和连接到两条 APB 总线的外设。内置存储器可设置任意范围程序区受 sLib 保护，成为执行代码安全库区。

该单片机包含 1 个 12 位的 ADC、6 个 16 位和 1 个 32 位通用定时器、2 个基本定时器、1 个高级定时器和 1 个低功耗 ERTC。它们还带有标准和先进的通信接口：多达 2 个 I²C 接口、3 个 SPI 接口 (复用为 I²S 接口)、4 个 USART 接口、1 个 CAN 接口、1 个 OTGFS 接口和 1 个红外发射器。

该单片机工作于 -40 °C 至 +105 °C 的温度范围，供电电压 2.4 V 至 3.6 V，省电模式可达到低功耗应用的要求。

该单片机提供各种不同封装形式；根据不同的封装形式，其产品之间是完全地引脚兼容，软件和功能上也兼容，仅产品中的外设配置不尽相同。

arm CORTEX

2 特性

Arm® Cortex®-M4

Arm® Cortex®-M4 是最新一代的嵌入式 Arm® 内核处理器，它是一款 32 位的 RISC 高性能处理器，具有优异的代码效率，卓越的计算性能和先进的中断系统响应。该处理器支持一组 DSP 指令，能够实现有效的信号处理和复杂的算法执行。

存储器

闪存存储器 (Flash)

内置高达 64 K 字节的闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受 sLib 保护，成为仅能执行无法被读取的执行代码安全库区。sLib 是基于保护方案商代码安全之下，又顾及其客户便于进行二次开发而设计的。

片上另有 4 K 字节的启动程序代码区，启动加载程序 (Bootloader) 存放于其中。用户若无启动加载程序使用需求，可一次性将启动程序代码区配置成一般用户程序和数据区使用。

另外片上包含用户系统数据区块，用于配置访问擦写保护、看门狗自启动等硬件设置行为。用户系统数据对于存储器提供擦写保护和访问保护各自设置功能，其中访问保护有 2 个级别可配置。

存储器保护单元 (MPU)

存储器保护单元 (MPU) 用于管理 CPU 对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区由最多 8 个保护区组成，还可依次再被分为最多 8 个子区。保护区大小可为 32 字节至可寻址存储器的整个 4 G 字节。MPU 特别适合有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响。它通常是一个 RTOS (实时操作系统)。

内置随机存取存储器 (SRAM)

高达 20 K 字节的嵌入式 SRAM，CPU 能以零等待周期访问 (读 / 写)。

中断

嵌套的向量式中断控制器 (NVIC)

该单片机内置嵌套的向量式中断控制器，可管理 16 个优先级，处理 Cortex®-M4 内核的可屏蔽中断通道及 16 个中断线。该模块以最小的中断延迟提供灵活的中断管理功能。

外部中断 (EXINT)

外部中断 (EXINT) 与 NVIC 直接连接，EXINT 包含 21 个边沿检测器，用于产生中断请求。每个中断线都可以独立地配置它的触发事件 (上升沿、下降沿或双边沿)，并能够单独地被屏蔽；挂起寄存器维持所有中断请求的状态。外部中断其中最多有 16 根可从 GPIO 中选择连接。

电源控制 (PWC)

供电方案

- $V_{DD} = 2.4 \sim 3.6 \text{ V}$: 通过 V_{DD} 引脚为 GPIO 引脚、ERTC、外部 32 kHz 振荡器 (LEXT)、电池供电寄存器 (BPR) 和内部 LDO 等内部模块供电。
- $V_{DDA} = 2.4 \sim 3.6 \text{ V}$: 通过 V_{DDA} 引脚为 ADC 供电。 V_{DDA} 和 V_{SSA} 必须分别与 V_{DD} 和 V_{SS} 等电位。

复位和电源电压监测器 (POR / LVR / PVM)

该单片机内部集成了上电复位 (POR) 和低电压复位 (LVR) 电路, 该电路始终处于工作状态, 可使单片机在供电超过 2.4 V 时工作; 当 V_{DD} 压降低于规定阈值 (V_{LVR}) 时, 置单片机于复位状态, 而不必使用外部复位电路。

单片机中还包含一个电源电压监测器 (PVM), 它监视 V_{DD} 供电并与阈值 V_{PVM} 比较, 当 V_{DD} 低于或高于阈值 V_{PVM} 时产生中断。PVM 功能需要通过程序开启。

电压调节器 (LDO)

LDO 有三个操作模式: 正常模式、低功耗模式和关断模式。

- 正常模式: 用于正常的运行 / 睡眠操作并可用于 CPU 的深睡眠模式;
- 低功耗模式: 可用于 CPU 的深睡眠模式;
- 关断模式: 用于 CPU 的待机模式。LDO 的输出为高阻状态, 内核电路的供电切断, 寄存器和 SRAM 的内容将丢失。

该 LDO 在复位后处于正常模式工作状态。

低功耗模式

该单片机支持三种低功耗模式。

■ 睡眠模式 (Sleep)

在睡眠模式, 只有 CPU 停止, 所有外设处于工作状态并可在发生中断 / 事件时唤醒 CPU。

■ 深睡眠模式 (Deepsleep)

深睡眠模式下可以实现低功耗, 同时保持 SRAM 和寄存器的内容。此时, LDO 供电域中的所有时钟都会停止, PLL、HICK 时钟和 HEXT 晶振也被关闭。还可以将 LDO 置于正常模式或低功耗模式。

可以通过任一配置成 EXINT 的信号把单片机从深睡眠模式中唤醒, EXINT 信号可以是 16 个外部 GPIO 口之一、PVM 的输出、ERTC 闹钟 / 唤醒 / 入侵检测 / 时间戳事件或 OTG 的唤醒信号。

■ 待机模式 (Standby)

在待机模式下可以达到最低的电能消耗。内部的 LDO 被关闭, 因此所有内部 LDO 供电被切断。PLL、HICK 时钟和 HEXT 晶振也被关闭。进入待机模式后, SRAM 和寄存器的内容将消失, 但 ERTC 寄存器和电池供电寄存器的内容仍然保留, 待机电路仍工作。

从待机模式退出的条件是: NRST 上的外部复位信号、WDT 复位、WKUPx 引脚上的一个上升边沿或 ERTC 的闹钟 / 唤醒 / 入侵检测 / 时间戳事件。

注: 在进入深睡眠或待机模式时, ERTC 对应的时钟不会被停止。WDT 视用户系统数据设置决定。

启动模式

在启动时，通过 BOOT0 引脚和用户系统数据 nBOOT1 位设置可以选择三种启动模式中的一种：

- 从用户闪存存储器启动；
- 从启动程序代码区启动；
- 从内部 SRAM 启动。

启动加载程序 (Bootloader) 存放于启动程序代码区中，可以通过 USART1 或 USART2 对闪存重新编程。下表提供启动加载程序 (Bootloader) 对 HT32F49041 的引脚配置。

表 1. 启动加载程序 (Bootloader) 的引脚配置

外设	对应引脚
USART1	PA9: USART1_TX PA10: USART1_RX
USART2	PA2: USART2_TX PA3: USART2_RX

时钟

系统时钟在复位后，高速内部 48 MHz 时钟 (HICK) 经 6 分频后 (8 MHz) 被选为默认的 CPU 时钟，随后可以选择外部的、具失效监控的 4~25 MHz 高速晶振 (HEXT)；当检测到高速外部晶振失效时，它将被关闭，系统将自动地切换到 HICK，软件可以接收到相应的中断。同样当 PLL 使用的高速外部晶振失效时，硬件也会如此自动设置。

时钟控制分成多个预分频器用于配置 AHB 的频率和 APB (APB1 和 APB2) 的频率。AHB 和 APB 的最高频率是 96 MHz。

另外，该单片机内嵌一个特别的自动时钟校准 (ACC) 模块，高速内部时钟 HICK 48 MHz 可被此模块校准，可保证在整个芯片可操作温度范围内 HICK 的最佳准确度。

通用输入输出 (GPIO)

每个 GPIO 引脚都可以由软件配置成输出 (推挽或开漏、带或不带上拉/下拉)、输入 (浮空、带或不带上拉或下拉) 或复用的外设功能端口。多数 GPIO 引脚都与数字或模拟的多个外设共享。所有的 GPIO 引脚都有大电流通过能力。

在需要的情况下，GPIO 引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入 GPIO 寄存器。

直接存储器访问控制器 (DMA)

7 通道通用 DMA 能够管理存储器到存储器、外设到存储器和存储器到外设的数据传输。DMA 通道与各个外设连接时完全弹性映射。

DMA 控制器支持环形缓冲区的管理，当控制器到达缓冲区末尾时，无需通过用户代码进行干预。

每个通道都与专门的硬件 DMA 请求相连，同时支持软件触发。通过软件进行相关配置，并且数据源和数据目标之间传输的数据量不受限制。

DMA 可以用于主要的外设：SPI，I²S，I²C，USART，所有定时器 TMRx (除了 TMR13/14) 和 ADC。

定时器 (TMR)

该单片机包含最多 1 个高级定时器、7 个通用定时器和 2 个基本定时器以及 1 个系统滴答定时器。

下表比较了高级定时器、通用定时器和基本定时器的功能：

表 2. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获 / 比较通道	互补输出
高级	TMR1	16 位	递增, 递减, 递增 / 递减	1~65536 之间的任意整数	有	4	3
	TMR2	32 位	递增, 递减, 递增 / 递减	1~65536 之间的任意整数	有	4	无
通用	TMR3	16 位	递增, 递减, 递增 / 递减	1~65536 之间的任意整数	有	4	无
	TMR13 TMR14	16 位	递增	1~65536 之间的任意整数	无	1	无
	TMR15	16 位	递增	1~65536 之间的任意整数	有	2	1
	TMR16 TMR17	16 位	递增	1~65536 之间的任意整数	有	1	1
基本	TMR6 TMR7	16 位	递增	1~65536 之间的任意整数	有	无	无

高级定时器 (TMR1)

一个高级定时器 (TMR1) 可以被看成是分配到 6 个通道的三相 PWM 发生器，它具有带可编程死区插入的互补 PWM 输出，还可以被当成完整的通用定时器。四个独立的通道可以用于：

- 输入捕获
- 输出比较
- 产生 PWM (边缘或中心对齐模式)
- 单周期输出

配置为 16 位标准定时器时，它与 TMRx 定时器具有相同的功能。配置为 16 位 PWM 发生器时，它具有全调制能力 (0~100%)。

在调试模式下，计数器可以被冻结，同时 PWM 输出被禁止，从而切断由这些输出所控制的开关。

很多功能都与通用定时器相同，内部结构也相同，因此高级定时器可以通过定时器链接功能与通用定时器协同操作，提供同步或事件连接功能。

通用定时器 (TMR2~3 和 TMR13~17)

该单片机内置了多达 7 个可同步运行的通用定时器。

TMR2 和 TMR3

TMR2 是基于一个 32 位自动加载递增 / 递减计数器和一个 16 位的预分频器，而 TMR3 是基于一个 16 位自动加载递增 / 递减计数器和一个 16 位的预分频器。这些定时器在最大的封装配置中可提供 4 个独立的通道，每个通道都可用于输入捕获、输出比较、PWM 和单周期模式输出。

它们还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。在调试模

式下，计数器可以被冻结。任一标准定时器都能用于产生 PWM 输出。每个定时器都有独立的 DMA 请求机制。

这些定时器还能够处理增量编码器的信号，也能处理 1 至 3 个来自霍尔传感器的数字输出。

TMR13 和 TMR14

这些定时器基于一个 16 位自动加载递增计数器、一个 16 位的预分频器和 1 个独立的通道，每个通道都可用于输入捕获、输出比较、PWM 和单周期模式输出，它们可以与全功能通用定时器同步。它们也可以用作简单的定时器。在调试模式下，计数器可以被冻结。

TMR15, TMR16 和 TMR17

这三个通用定时器具有 16 位自动重载递增计数器和 16 位预分频器。TMR15 具有 2 个通道和 1 个互补通道，TMR16 和 TMR17 具有 1 个通道和 1 个互补通道。所有通道都可用于输入捕获 / 输出比较，PWM 或单周期模式输出。

这些定时器可通过定时器链接功能协同工作，提供同步或事件链接功能。

在调试模式下，计数器可以被冻结。这些定时器有独立的 DMA 请求生成机制。

基本定时器 (TMR6 和 TMR7)

这 2 个定时器是当成通用的 16 位时基计数器。

系统滴答定时器 (SysTick)

这个定时器是专用于实时操作系统，也可当成一个通用的递减计数器。它包含以下功能：

- 24 位的递减计数器
- 自动重载功能
- 当计数器为 0 时，产生一个可屏蔽系统中断
- 可编程时钟源 (HCLK 或 HCLK/8)

看门狗 (WDT)

看门狗由一个 12 位的递减计数器和一个 8 位的预分频器所组成，它的时钟源由低速内部时钟 (LICK) 提供；因为这个时钟独立于主时钟，所以它可运行于深睡眠和待机模式。它可以被当成看门狗用于在发生错误时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过用户系统数据可以配置看门狗是否自启动。在调试模式下，计数器可以被冻结。

窗口型看门狗 (WWDT)

窗口型看门狗内有一个 7 位的递减计数器，并可以设置成自由运行。它可以被当成看门狗用于在发生错误时复位整个系统。它由主时钟驱动，具有早期预警中断功能；在调试模式下，计数器可以被冻结。

增强型实时时钟 (ERTC) 和电池供电寄存器 (BPR)

电池供电域包括：

- 增强型实时时钟 (ERTC)
- 5 个 32 位电池供电寄存器 (BPR)

增强型实时时钟 (ERTC) 是一个独立的 BCD 定时器 / 计数器。它支持下列功能：

- 日历具有秒、分、小时 (12 或 24 小时格式)、星期几、日、月、年，格式为 BCD (二进

码十进数)。

- 提供二进制格式的亚秒值。
- 自动调整每月的天数为 28、29 (闰年)、30、还是 31 天。
- 可编程闹钟和可编程的周期性中断具有从深睡眠和待机模式唤醒的能力。
- 为补偿天然石英的偏差, 可通过 512 Hz 的外部输出对 ERTC 进行校准。

闹钟寄存器用于在特定的时间生成闹钟, 可单独屏蔽日历字段以比较闹钟。为生成周期性中断, 使用了分辨率可编程的 16 位可编程二进制自动重载递减计数器, 可从每隔 120 μ s 至每隔 36 小时自动唤醒和周期性闹钟。其它 32 位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。

预分频器用于时间基准时钟, 默认被配置为从 32.768 kHz 时钟生成 1 秒的时间基准。

电池供电寄存器 (BPR) 为 32 位寄存器存储 20 字节的用户应用数据。电池供电寄存器不会在系统复位或电源复位时复位, 也不会单片机从待机模式唤醒时复位。

通信接口

串行外设接口 (SPI)

多达 3 个 SPI 接口, 在主或从模式下, 全双工和半双工的通信速率可达 36 兆位 / 秒。预分频器可产生多种主模式频率, 可配置成每帧 8 位或 16 位。硬件的 CRC 产生 / 校验支持基本的 SD 卡、MMC 和 SDHC 模式。所有的 SPI 接口都可以使用 DMA 操作。

SPI 接口可配置为 TI 模式工作, 用于主模式和从模式的通信。

内部集成音频接口 (I²S)

多达 3 个与 SPI 复用标准的半双工 I²S 接口可以工作于主或从模式。这 3 个接口可以配置为 16/24/32 位分辨率的输入或输出通道工作, 支持音频采样频率从 8 kHz 到 192 kHz。当任一个 I²S 接口配置为主模式, 它的主时钟可以以 256 倍采样频率输出。

另外该单片机具有任意 2 个半双工 I²S 接口硬件组合成 1 个全双工 I²S 功能, 其余 1 个 I²S 接口仍可独立操作或作为 SPI 使用。

所有 I²S 均可使用 DMA 控制器。

通用同步 / 异步收发器 (USART)

该单片机内置了 4 个通用同步 / 异步收发器 (USART1~4)。

这 4 个 USART 接口提供异步通信、支持 IrDA SIR ENDEC 传输编解码、多处理器通信模式、单线半双工通信模式和 LIN 主 / 从功能。所有接口具有硬件的 CTS 和 RTS 信号管理、RS485 驱动使能信号、兼容 ISO 7816 的智能卡和类似 SPI 通信模式。所有接口都可以使用 DMA 操作。可配置为 TX/RX 引脚互换。

所有接口通信速率均可达 6 兆位 / 秒。

内部集成电路总线 (I²C)

2 个 I²C 总线接口, 能够工作于多主模式或从模式。它们支持标准模式 (standard mode, 最高 100 kHz)、快速模式 (fast mode, 最高 400 kHz) 和增强快速模式 (fast mode plus, 最高 1 MHz), 部分 GPIO 支持超高电流吸入能力 20 mA。

I²C 接口支持 7 位或 10 位寻址, 7 位从模式时支持双从地址寻址。内置了硬件 CRC 发生器 / 校验器。

它们可以使用 DMA 操作并支持 SMBus 总线 2.0 版 /PMBus 总线。

控制器区域网络 (CAN)

1 个 CAN 接口兼容规范 2.0A 和 2.0B (主动), 位速率高达 1 兆位 / 秒。它可以接收和发送 11 位标识符的标准帧和 29 位标识符的扩展帧。具有 3 个发送邮箱, 2 个具 3 级深度的接收缓存和 14 个可调节的滤波器。CAN 控制器分配有 256 个字节的专用缓存, 此专用缓存不和其他硬件外设共享。

为保证传输品质, 根据 CAN 2.0 协议规范的时钟准确度要求, CAN 的时钟源必须来自自由 HEXT 晶振为源头所产生的 PLL 时钟。

通用串行总线 On-The-Go 全速 (OTGFS)

该单片机内置 1 个集成了收发器 (PHY) 的 OTG 全速 (12 Mb/s) 设备和主机模式控制模块。它具有可由软件配置的端点设置, 并支持挂起 / 恢复机制。OTGFS 模块要求专用的 48 MHz 时钟, 用作主机模式时此时钟必须来自自由 HEXT 晶振为源头所产生的 PLL 时钟源, 只有用作设备模式时此时钟可另选择直接来自 48 MHz HICK。

模块的主要特性有:

- 专用的 1280 字节缓存 (不和其他任何外设共享)
- 8 个 IN + 8 个 OUT 端点 (包含端点 0, 设备模式)
- 16 个通道 (主机模式)
- SOF 和 OE 输出
- 兼容 USB2.0 协议, 提供以下传输速率:
 - 主机模式: 全速和低速
 - 设备模式: 全速

红外发射器 (IRTMR)

该单片机提供了红外发射器。基于 TMR16、USART1 或 USART4 与 TMR17 间的内部连接。TMR17 用于提供载波频率, TMR16、USART1 或 USART4 提供要发送的主信号。红外输出信号在 PB9 或 PA13 上可用。

为生成红外遥控信号, 必须正确配置 TMR16 通道 1 和 TMR17 通道 1 以生成正确的波形。所有标准 IR 脉冲调制模式都可通过编程两个定时器输出比较通道获得。

循环冗余校验 (CRC) 计算单元

CRC(循环冗余校验) 计算单元使用一个固定的多项式发生器, 从一个 32 位的数据字产生一个 CRC 码。在众多的应用中, 基于 CRC 的技术被用于验证数据传输或存储的一致性。

模拟 / 数字转换器 (ADC)

该单片机内嵌 1 个 12 位 2 MSPS 的模拟 / 数字转换器 (ADC), 共享多达 16 个外部通道和 2 个内部通道, 其中这两个内部通道分别内部连接到 V_{SSA} 和内部参考电压 (V_{INTRV})。ADC 控制器具有 2 到 256 倍硬件过采样, 最高达等效 16 位分辨率; 并可以实现单次或序列转换, 在序列模式下, 自动进行在选定的一组模拟通道上的转换。

内部参考电压 (V_{INTRV}) 为 ADC 提供了一个稳定的电压输出。V_{INTRV} 内部连接到 ADC1_IN17 输入通道。

ADC 可以使用 DMA 操作。

电压监测功能功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器 (TMRx) 和高级定时器 (TMR1) 产生的事件，分别可以内部连到 ADC 的普通通道触发和抢占通道触发，应用程序能使 ADC 转换与时钟同步。

串行线调试 (SWD) 和串行线输出 (SWO) 接口

内嵌 Arm® 的 SWD 接口，这是一个串行线调试的接口，可以实现串行线调试接口连接到目标，实现对目标的烧录及调试。另提供 SWO 功能作为调试时异步跟踪使用。

3 概述

单片机信息

表 3. 特性及外设列表

型号		HT32F49041			
频率 (MHz)		96			
闪存 (K 字节)		64			
SRAM (K 字节)		20			
定时器	高级	1	1	1	1
	32 位通用	1	1	1	1
	16 位通用	6	6	6	6
	基本	2	2	2	2
	SysTick	1	1	1	1
	WDT	1	1	1	1
	WWDT	1	1	1	1
	ERTC	1	1	1	1
通信接口	I ² C	2	2	2	2
	SPI ⁽¹⁾	2 ⁽²⁾	3	3	3
	I ² S (半双工) ⁽¹⁾⁽³⁾	2 ⁽²⁾	3	3	3
	USART	4 ⁽⁴⁾	4	4	4
	CAN	1	1	1	1
	OTGFS	1	1	1	1
	红外发射器	1	1	1	1
模拟	12 位 ADC 转换器 / 外部通道数	1	1	1	1
		9	10	10	16
GPIO		15	27	39	55
工作温度		-40 ~ +105 °C			
封装形式		20-pin TSSOP 6.5 × 4.4 mm	32-pin QFN 4 × 4 mm	48-pin LQFP 7 × 7 mm	64-pin LQFP 7 × 7 mm

注：1. 半双工 I²S 和 SPI 功能复用。

2. 20-pin TSSOP 封装仅支持 SPI1/I²S1 和 SPI2/I²S2。

3. 任意 2 个半双工 I²S 可由硬件组合成 1 个全双工 I²S。

4. 在 20-pin TSSOP 封装上，USART3 无法同时提供完整功能全部引脚；而 USART1 和 USART4 仅有 TX 和 RX 脚，因此只能作 UART 用。

方框图




图 1. 方框图

存储器映射




图 2. 存储器映射

时钟结构




图 3. 时钟结构

4 引脚图




图 4. 20-pin TSSOP 引脚分布




图 5. 32-pin QFN 引脚分布




图 6. 48-pin LQFP 引脚分布




图 7. 64-pin LQFP 引脚分布

下表为 HT32F49041 引脚定义，“—”表示对应封装下没有该引脚。除非在引脚名下面的括号中特别说明，复位期间和复位后的引脚功能与实际引脚名相同。除非特别注释说明，否则在复位期间和复位后所有 GPIO 都设为浮空输入。引脚复用是通过 GPIOx_MUXx 寄存器选择功能，附加功能是通过外设寄存器直接选择 / 启用的功能。

表 4. 引脚定义

引脚号				引脚名称 (复位后功能)	引脚 类型 (1)	GPIO 结构 (2)	复用功能	附加功能
20 TSSOP	32 QFN	48 LQFP	64 LQFP					
	1	1	1	V _{DD}	S	—	数字电源	
		2	2	PC13	I/O	FT	—	ERTC_OUT / TAMP1 / WKUP2
		3	3	PC14	I/O	TC	—	LEXT_IN
		4	4	PC15	I/O	TC	—	LEXT_OUT
2	2	5	5	PF0	I/O	TC	TMR1_CH1	HEXT_IN
3	3	6	6	PF1	I/O	TC	TMR1_CH2C / SPI2_CS / I2S2_WS	HEXT_OUT
4	4	7	7	NRST	I/O	R	单片机复位输入 / 内部复位输出 (低电平有效)	
			8	PC0	I/O	FTa	EVENTOUT / I2C2_SCL / I2C1_SCL	ADC1_IN10
			9	PC1	I/O	FTa	EVENTOUT / I2C2_SDA / SPI3_MOSI / I2S3_SD / SPI1_MOSI / I2S1_SD / SPI2_MOSI / I2S2_SD / I2C1_SDA	ADC1_IN11
			10	PC2	I/O	FTa	EVENTOUT / SPI2_MISO / I2S2_MCK / I2S_SDEXT	ADC1_IN12
			11	PC3	I/O	FTa	EVENTOUT / SPI2_MOSI / I2S2_SD	ADC1_IN13
		8	12	V _{SSA}	S	—	模拟地	
5	5	9	13	V _{DDA}	S	—	模拟供电	
6	6	10	14	PA0	I/O	FTa	USART2_RX / USART2_CTS / TMR2_CH1 / TMR2_EXT / I2C2_SCL / USART4_TX / TMR1_EXT	ADC1_IN0 / WKUP1
7	7	11	15	PA1	I/O	FTa	EVENTOUT / USART2_RTS_DE / TMR2_CH2 / I2C2_SDA / USART4_RX / TMR15_CH1C / I2C1_SMBA / SPI3_MOSI / I2S3_SD	ADC1_IN1
8	8	12	16	PA2	I/O	FTa	TMR15_CH1 / USART2_TX / TMR2_CH3 / CAN1_RX	ADC1_IN2 / WKUP4
9	9	13	17	PA3	I/O	FTa	TMR15_CH2 / USART2_RX / TMR2_CH4 / CAN1_TX / I2S2_MCK	ADC1_IN3
			18	PF4	I/O	FT	I2C1_SDA / TMR2_CH1	—
			19	PF5	I/O	FT	I2C1_SCL / TMR2_CH2	—
10	10	14	20	PA4	I/O	FTa	SPI1_CS / I2S1_WS / USART2_CK / OTGFS1_OE / SPI3_CS / I2S3_WS / TMR14_CH1 / I2C1_SCL / SPI2_CS / I2S2_WS	ADC1_IN4
11	11	15	21	PA5	I/O	FTa	SPI1_SCK / I2S1_CK / TMR2_CH1 / TMR2_EXT / USART3_CK / USART3_RX	ADC1_IN5
12	12	16	22	PA6	I/O	FTa	SPI1_MISO / I2S1_MCK / TMR3_CH1 / TMR1_BRK / USART3_RX / USART3_CTS / TMR16_CH1 / I2S2_MCK / TMR13_CH1	ADC1_IN6
13	13	17	23	PA7	I/O	FTa	SPI1_MOSI / I2S1_SD / TMR3_CH2 / TMR1_CH1C / USART3_TX / TMR14_CH1 / TMR17_CH1 / EVENTOUT / I2C2_SCL	ADC1_IN7
			24	PC4	I/O	FTa	EVENTOUT / USART3_TX / TMR13_CH1 / I2S1_MCK	ADC1_IN14
			25	PC5	I/O	FTa	USART3_RX	ADC1_IN15 / WKUP5

引脚号				引脚名称 (复位后功能)	引脚 类型 (1)	GPIO 结构 (2)	复用功能	附加功能
20 TSSOP	32 QFN	48 LQFP	64 LQFP					
	14	18	26	PB0	I/O	FTa	EVENTOUT / TMR3_CH3 / TMR1_CH2C / USART2_RX / USART3_CK / SPI1_MISO / I2S1_MCK	ADC1_IN8
14	15	19	27	PB1	I/O	FTa	TMR14_CH1 / TMR3_CH4 / TMR1_CH3C / USART2_CK / USART3_RTS_DE / SPI2_SCK / I2S2_CK / SPI1_MOSI / I2S1_SD	ADC1_IN9
	16	20	28	PB2	I/O	FTa	TMR3_EXT / SPI3_MOSI / I2S3_SD / I2C1_SMBA	—
		21	29	PB10	I/O	FT	I2C2_SCL / TMR2_CH3 / USART3_TX / SPI2_SCK / I2S2_CK	—
		22	30	PB11	I/O	FT	EVENTOUT / I2C2_SDA / TMR2_CH4 / USART3_RX	—
15		23	31	V _{SS}	S	—	数字地	
16	17	24	32	V _{DD}	S	—	数字电源	
		25	33	PB12	I/O	FT	SPI2_CS / I2S2_WS / EVENTOUT / TMR1_BRK / USART3_CK / TMR15_BRK / SPI3_CS / I2S3_WS / I2C2_SMBA	—
		26	34	PB13	I/O	FTf	SPI2_SCK / I2S2_CK / TMR15_CH1C / TMR1_CH1C / CLKOUT / USART3_CTS / I2C2_SCL / SPI3_SCK / I2S3_CK	—
		27	35	PB14	I/O	FTf	SPI2_MISO / I2S2_MCK / TMR15_CH1 / TMR1_CH2C / I2S_SDEXT / USART3_RTS_DE / I2C2_SDA / SPI3_MISO / I2S3_MCK	—
		28	36	PB15	I/O	FT	SPI2_MOSI / I2S2_SD / TMR15_CH2 / TMR1_CH3C / TMR15_CH1C / ERTC_REFIN / SPI3_MOSI / I2S3_SD	WKUP7
			37	PC6	I/O	FT	TMR3_CH1 / I2C1_SCL / TMR1_CH1 / I2S2_MCK	—
			38	PC7	I/O	FT	TMR3_CH2 / I2C1_SDA / TMR1_CH2 / I2S2_MCK / SPI2_SCK / I2S2_CK	—
			39	PC8	I/O	FT	TMR3_CH3 / TMR1_CH3	—
			40	PC9	I/O	FT	TMR3_CH4 / I2C2_SDA / TMR1_CH4 / OTGFS1_OE / I2C1_SDA	—
	18	29	41	PA8	I/O	FT	CLKOUT / USART1_CK / TMR1_CH1 / OTGFS1_SOF / USART2_TX / EVENTOUT / I2C2_SCL	—
	19	30	42	PA9	I/O	FT	TMR15_BRK / USART1_TX / TMR1_CH2 / OTGFS1_VBUS / I2C1_SCL / CLKOUT / SPI3_SCK / I2S3_CK / I2C2_SMBA	—
	20	31	43	PA10	I/O	FT	TMR17_BRK / USART1_RX / TMR1_CH3 / OTGFS1_ID / I2C1_SDA / ERTC_REFIN / SPI3_MOSI / I2S3_SD	—
17 ⁽³⁾				PA9	I/O	TC ⁽⁴⁾	TMR15_BRK / USART1_TX / TMR1_CH2 / I2C1_SCL / CLKOUT / I2C2_SMBA	—
18 ⁽³⁾				PA10	I/O	TC ⁽⁴⁾	TMR17_BRK / USART1_RX / TMR1_CH3 / I2C1_SDA / ERTC_REFIN	—
17 ⁽³⁾	21	32	44	PA11	I/O	TC	EVENTOUT / USART1_CTS / TMR1_CH4 / SPI3_CS / I2S3_WS / CAN1_RX / I2C2_SCL / I2C1_SMBA	OTGFS1_D- ⁽³⁾

引脚号				引脚名称 (复位后功能)	引脚 类型 (1)	GPIO 结构 (2)	复用功能	附加功能
20 TSSOP	32 QFN	48 LQFP	64 LQFP					
18 ⁽³⁾	22	33	45	PA12	I/O	TC	EVENTOUT / USART1_RTS_DE / TMR1_EXT / CAN1_TX / I2C2_SDA / SPI3_MISO / I2S3_MCK	OTGFS1_D+ ⁽³⁾
19	23	34	46	PA13 (SWDIO ⁽⁵⁾)	I/O	FT	PA13 / IR_OUT / OTGFS1_OE / I2S_ SDEXT / SPI3_MISO / I2S3_MCK / I2C1_SDA / SPI2_MISO / I2S2_MCK	—
		35	47	PF6	I/O	FT	I2C2_SCL / USART4_RX	—
		36	48	PF7	I/O	FT	I2C2_SDA / USART4_TX	—
20	24	37	49	PA14 (SWCLK ⁽⁵⁾)	I/O	FT	PA14 / USART2_TX / SPI3_MOSI / I2S3_SD / I2C1_SMBA / SPI2_MOSI / I2S2_SD	—
	25	38	50	PA15	I/O	FT	SPI1_CS / I2S1_WS / USART2_ RX / TMR2_CH1 / TMR2_EXT / EVENTOUT / USART4_RTS_DE / OTGFS1_OE / SPI2_CS / I2S2_WS / SPI3_CS / I2S3_WS	—
			51	PC10	I/O	FT	USART4_TX / USART3_TX / SPI3_ SCK / I2S3_CK	—
			52	PC11	I/O	FT	USART4_RX / USART3_RX / I2S_ SDEXT / SPI3_MISO / I2S3_MCK	—
			53	PC12	I/O	FT	USART4_CK / USART3_CK / SPI3_ MOSI / I2S3_SD	—
			54	PD2 ⁽⁶⁾	I/O	FT	TMR3_EXT / USART3_RTS_DE	—
	26	39	55	PB3	I/O	FT	SPI1_SCK / I2S1_CK / EVENTOUT / TMR2_CH2 / USART1_RTS_DE / USART2_CTS / SPI2_SCK / I2S2_CK / SWO	—
	27	40	56	PB4	I/O	FT	SPI1_MISO / I2S1_MCK / TMR3_ CH1 / EVENTOUT / I2S_SDEXT / USART1_CTS / TMR17_BRK / SPI2_ MISO / I2S2_MCK / I2C1_SDA	—
	28	41	57	PB5	I/O	FT	SPI1_MOSI / I2S1_SD / TMR3_ CH2 / TMR16_BRK / I2C1_SMBA / USART1_CK / USART2_RTS_DE / SPI2_MOSI / I2S2_SD	WKUP6
	29	42	58	PB6	I/O	FT	USART1_TX / I2C1_SCL / TMR16_ CH1C / USART4_CK / I2S1_MCK / SPI3_CS / I2S3_WS	—
	30	43	59	PB7	I/O	FT	USART1_RX / I2C1_SDA / TMR17_ CH1C / USART4_CTS / SPI3_SCK / I2S3_CK	—
	31	44	60	BOOT0	I	B	启动模式选择 0	
	32	45	61	PB8	I/O	FTf	USART1_TX / I2C1_SCL / TMR16_ CH1 / EVENTOUT / CAN1_RX / SPI3_ MISO / I2S3_MCK	—
		46	62	PB9	I/O	FTf	IR_OUT / I2C1_SDA / TMR17_CH1 / EVENTOUT / CAN1_TX / SPI2_CS / I2S2_WS / I2S1_MCK / SPI3_MOSI / I2S3_SD	—
		47	63	V _{SS}	S	—	数字地	
		48	64	V _{DD}	S	—	数字电源	
		-/49		EPAD (V _{SS})	S	—	数字地	

引脚号				引脚名称 (复位后功能)	引脚 类型 (1)	GPIO 结构 (2)	复用功能	附加功能
20 TSSOP	32 QFN	48 LQFP	64 LQFP					
	33			EPAD (V _{SS} /V _{SSA})	S	—	数字地 / 模拟地	

注：1. I = 输入，O = 输出，S = 电源。

2. TC = 标准电平，FT = 一般 5 V 电平容忍，FTa = 带模拟功能 5 V 电平容忍，FTf = 5 V 电平容忍带 20 mA 吸入能力，R = 配有内置弱上拉电阻的双向复位引脚，B = 配有内置弱下拉电阻的专用 BOOT0 引脚。其中 FTa 引脚设置为输入浮空、输入上拉或输入下拉时，具有 5 V 电平容忍特性；设置为模拟模式时，不具 5 V 电平容忍特性，此时输入电平必须小于 V_{DD} + 0.3V。

3. 在 20-pin TSSOP 封装上未使用 OTGFS1 时，支持 PA11/PA12 及其复用功能透过软件重映射取代原 PA9/PA10 及其复用功能；当 OTGFS1 使能时，OTGFS1_D- 和 OTGFS1_D+ 抢占 PA9/PA10/PA11/PA12 及其所有复用功能，此时无 OTGFS1_VBUS 和 OTGFS1_ID 信号，OTG 作为主机时，部分功能受限。

4. 注意 20-pin TSSOP 封装的 PA9/10 引脚不具 FT 5 V 电平容忍特性。

5. 复位后，PA13/PA14 引脚被配置为复用功能 SWDIO/SWCLK，此时 SWDIO 引脚的内部上拉电阻和 SWCLK 引脚的内部下拉电阻为开启状态。

6. LEXT 使能时 PD2 及其上复用功能无法使用。

5 电气特性

测试条件

最小和最大数值

所有最小和最大值是在最坏的条件下得出，在每个表格下方的注解中说明为通过综合评估、设计模拟和 / 或工艺特性，以其平均值 ± 3 倍标准差 ($\text{mean} \pm 3\sigma$) 得到的数据，不会在生产线上进行测试。

典型数值

典型数据是基于 $T_A = 25^\circ\text{C}$ 和 $V_{DD} = 3.3\text{ V}$ 。

典型曲线

典型曲线仅用于设计指导而未经测试。

供电方案




图 8. 供电方案

绝对最大值

额定值

加在单片机上的载荷如果超过「绝对最大额定值」列表 (如下表) 中给出的值, 可能会导致单片机永久性地损坏。这里只是给出能承受的最大载荷, 并不意味着在此条件下单片机的功能性操作无误。单片机长期工作在最大值条件下会影响单片机的可靠性。

表 5. 电压特性

符号	描述	最小值	最大值	单位
V _{DDx} -V _{SS}	外部主供电电压	-0.3	4.0	V
V _{IN}	在 FT, FTf 引脚上的输入电压	V _{SS} -0.3	6.0	
	在 FTa 引脚上的输入电压，引脚设置为输入浮空、输入上拉或输入下拉模式			
	在 TC 引脚上的输入电压	V _{SS} -0.3	4.0	
	在 FTa 引脚上的输入电压，引脚设置为模拟模式			
ΔV _{DDx}	不同供电引脚之间的电压差	—	50	mV
V _{SSx} -V _{SS}	不同接地引脚之间的电压差	—	50	

表 6. 电流特性

符号	描述	最大值	单位
I_{VDD}	经过 V_{DD} 电源线的总电流 (流入电流)	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流 (流出电流)	150	
I_{IO}	任意 GPIO 和控制引脚上的输出灌电流	25	
	任意 GPIO 和控制引脚上的输出电流	-25	

表 7. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

电气敏感性

基于三个不同的测试 (HBM, CDM 和 LU), 使用标准的测量方法, 对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电 (ESD)

静电放电施加到所有样品的所有引脚上。这个测试符合 JS-001-2017/JS-002-2018 标准。

表 8. 静电放电值

符号	参数	条件	类型	最小值	单位
$V_{ESD(HBM)}$	静电放电电压 (人体模型)	$T_A = +25\text{ °C}$, 符合 JS-001-2017	3A	±6000	V
$V_{ESD(CDM)}$	静电放电电压 (充电设备模型)	$T_A = +25\text{ °C}$, 符合 JS-002-2018	III	±2000	

静态栓锁 (Static latch-up)

为了评估栓锁性能需要在样品上进行符合 EIA/JESD78E 集成电路栓锁标准的互补静态栓锁测试:

- 为每个电源引脚, 提供超过极限的供电电压。
- 在每个输入、输出和可配置的 GPIO 引脚上注入电流。

表 9. 静态栓锁值

符号	参数	条件	级别 / 类型
LU	静态栓锁	T _A = +105 °C, 符合 EIA/JESD78E	II 类 A(±200 mA)

通用工作条件

表 10. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部 AHB 时钟频率	—	0	96	MHz
f _{PCLK1/2}	内部 APB1/2 时钟频率	—	0	f _{HCLK}	MHz
V _{DD}	数字电源工作电压	—	2.4	3.6	V
V _{DDA}	模拟电源工作电压	必须与 V _{DD} 相同电位	V _{DD}		V
P _D	功率耗散: T _A = 105 °C	64LQFP (7 mm × 7 mm)	—	234	
		48LQFP (7 mm × 7 mm)	—	234	
		32QFN (4 mm × 4 mm)	—	370	
		20TSSOP (6.5 mm × 4.4 mm)	—	195	
T _A	环境温度	—	-40	105	°C

上电和掉电时的工作条件

表 11. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	—	0	∞	ms/V
	V _{DD} 下降速率		20	∞	μs/V

内嵌复位和电源控制模块特性

表 12. 内嵌复位和电源管理模块特性 ⁽¹⁾

符号	参数	最小值	典型值	最大值	单位
V _{POR}	上电复位阈值	1.91	2.11	2.4	V
V _{LVR}	低电压复位阈值	1.78 ⁽²⁾	1.93	2.08	V
V _{LVRhyst}	LVR 迟滞	—	180	—	mV
T _{RESTTEMPO}	复位持续时间: V _{DD} 高于 V _{POR} 且持续时间超过 T _{RESTTEMPO} 后 CPU 开始运行	—	3.5	—	ms

注: 1. 由综合评估得出, 不在生产中测试。
2. 产品的特性由设计模拟至最小的数值 V_{LVR}。




图 9. 上电复位和低电压复位的波形图

表 13. 可编程电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
VPVM1	PVM 阈值 1 (PVMSEL[2:0] = 001)	上升沿 ⁽¹⁾	2.19	2.28	2.37	V
		下降沿 ⁽¹⁾	2.09	2.18	2.27	V
VPVM2	PVM 阈值 2 (PVMSEL[2:0] = 010)	上升沿 ⁽²⁾	2.28	2.38	2.48	V
		下降沿 ⁽²⁾	2.18	2.28	2.38	V
VPVM3	PVM 阈值 3 (PVMSEL[2:0] = 011)	上升沿 ⁽²⁾	2.38	2.48	2.58	V
		下降沿 ⁽²⁾	2.28	2.38	2.48	V
VPVM4	PVM 阈值 4 (PVMSEL[2:0] = 100)	上升沿 ⁽²⁾	2.47	2.58	2.69	V
		下降沿 ⁽²⁾	2.37	2.48	2.59	V
VPVM5	PVM 阈值 5 (PVMSEL[2:0] = 101)	上升沿 ⁽²⁾	2.57	2.68	2.79	V
		下降沿 ⁽²⁾	2.47	2.58	2.69	V
VPVM6	PVM 阈值 6 (PVMSEL[2:0] = 110)	上升沿 ⁽²⁾	2.66	2.78	2.9	V
		下降沿 ⁽²⁾	2.56	2.68	2.8	V
VPVM7	PVM 阈值 7 (PVMSEL[2:0] = 111)	上升沿	2.76	2.88	3	V
		下降沿	2.66	2.78	2.9	V
V _{HYS_P} ⁽²⁾	PVM 迟滞	—	—	100	—	mV
I _{DD (PVM)} ⁽²⁾	PVM 电流消耗	—	—	20	30 ⁽²⁾	μA

注：1. PVMSEL[2:0] = 001 电平可能因低于 V_{POR} 无法使用。

2. 由综合评估得出，不在生产中测试。

存储器特性

表 14. 内部闪存存储器特性 (注)

符号	参数	典型值	最大值	单位
T _{PROG}	编程时间	60	65	μs
t _{SE}	扇区擦除时间	6.6	8	ms
t _{ME}	全擦除时间	8.2	10	ms

注：由设计模拟，不在生产中测试。

表 15. 内部闪存存储器寿命和数据保存期限 (注)

符号	参数	条件	最小值	典型值	最大值	单位
N _{END}	寿命 (擦写次数)	T _A = -40 ~ 105 °C	100	—	—	千次
t _{RET}	数据保存期限	T _A = 105 °C	10	—	—	年

注：由设计模拟，不在生产中测试。

供电电流特性

电流消耗是与多种参数和因素有关的综合指标，由综合评估得出，不在生产中测试。这些参数和因素包括工作电压、环境温度、GPIO 引脚的负载、产品的软件配置、工作频率、GPIO 脚的翻转速率以及执行的代码等。

典型和最大电流消耗

单片机处于下述条件下：

- 所有的 GPIO 引脚都处于模拟模式。
- 闪存存储器的访问时间随 f_{HCLK} 的频率调整 (0 ~ 32 MHz 时为 0 个等待周期，33 ~ 64 MHz 时为 1 个等待周期，65 ~ 96 MHz 时为 2 个等待周期)。
- 指令预取功能开启；HalfCycle 关闭。
- f_{PCLK1} = f_{HCLK}，f_{PCLK2} = f_{HCLK}，f_{ADCCLK} = f_{PCLK2}/4。
- 除非特别标注，典型值是在 V_{DD} = 3.3 V 和 T_A = 25 °C 时测试得到，最大值是在 V_{DD} = 3.6 V 时测试得到。

电气特性

表 16. 运行模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I _{DD}	运行模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	96 MHz	17.7	7.88	mA
			72 MHz	13.5	6.09	
			48 MHz	9.52	4.62	
			36 MHz	7.32	3.65	
			24 MHz	5.44	2.99	
			16 MHz	3.87	2.24	
			8 MHz	1.94	1.20	
			4 MHz	1.31	0.94	
			2 MHz	1.00	0.81	
			1 MHz	0.83	0.74	
			500 kHz	0.76	0.71	
			125 kHz	0.70	0.69	
		高速内部时钟 (HICK) ⁽²⁾	96 MHz	17.6	7.76	mA
			72 MHz	13.4	5.96	
			48 MHz	9.41	4.48	
			36 MHz	7.20	3.50	
			24 MHz	5.30	2.83	
			16 MHz	3.72	2.08	
			8 MHz	1.78	1.03	
			4 MHz	1.15	0.78	
			2 MHz	0.82	0.64	
			1 MHz	0.67	0.58	
			500 kHz	0.59	0.54	
			125 kHz	0.53	0.52	

注：1. 外部时钟为 8 MHz。
2. 当 f_{HCLK} > 8 MHz 时启用 PLL。

电气特性

表 17. 睡眠模式下的典型电流消耗

符号	参数	条件	f _{HCLK}	典型值		单位
				使能所有外设	关闭所有外设	
I _{DD}	睡眠模式的 供应电流	高速外部晶振 (HEXT) ⁽¹⁾⁽²⁾	96 MHz	14.2	3.03	mA
			72 MHz	10.8	2.45	
			48 MHz	7.77	2.19	
			36 MHz	6.01	1.82	
			24 MHz	4.56	1.77	
			16 MHz	3.29	1.43	
			8 MHz	1.65	0.80	
			4 MHz	1.16	0.74	
			2 MHz	0.92	0.71	
			1 MHz	0.80	0.69	
			500 kHz	0.74	0.69	
			125 kHz	0.69	0.68	
		高速内部时钟 (HICK) ⁽²⁾	96 MHz	14.1	2.87	mA
			72 MHz	10.7	2.29	
			48 MHz	7.66	2.03	
			36 MHz	5.88	1.67	
			24 MHz	4.42	1.61	
			16 MHz	3.14	1.26	
			8 MHz	1.49	0.63	
			4 MHz	1.00	0.57	
			2 MHz	0.75	0.54	
			1 MHz	0.63	0.53	
			500 kHz	0.57	0.52	
			125 kHz	0.53	0.51	

注：1. 外部时钟为 8 MHz。
2. 当 f_{HCLK} > 8 MHz 时启用 PLL。

表 18. 运行模式下的最大电流消耗

符号	参数	条件	f _{HCLK}	最大值		单位
				T _A = 85 °C	T _A = 105 °C	
I _{DD}	运行模式的供应电流	高速外部晶振 (HEXT) ^(注) 使能 所有外设	96 MHz	17.9	18.1	mA
			72 MHz	13.7	13.9	
			48 MHz	9.72	9.90	
			36 MHz	7.52	7.70	
			24 MHz	5.64	5.83	
			16 MHz	4.08	4.26	
			8 MHz	2.17	2.36	
		高速外部晶振 (HEXT) ^(注) 关闭 所有外设	96 MHz	8.08	8.25	mA
			72 MHz	6.30	6.48	
			48 MHz	4.83	5.01	
			36 MHz	3.86	4.04	
			24 MHz	3.21	3.39	
			16 MHz	2.46	2.64	
			8 MHz	1.44	1.61	

注：外部时钟为 8 MHz，当 f_{HCLK} > 8 MHz 时启用 PLL。

表 19. 睡眠模式下的最大电流消耗

符号	参数	条件	f _{HCLK}	最大值		单位
				T _A = 85 °C	T _A = 105 °C	
I _{DD}	睡眠模式的供应电流	高速外部晶振 (HEXT) ^(注) 使能 所有外设	96 MHz	14.4	14.6	mA
			72 MHz	11.1	11.3	
			48 MHz	7.99	8.17	
			36 MHz	6.22	6.40	
			24 MHz	4.78	4.96	
			16 MHz	3.51	3.69	
			8 MHz	1.89	2.07	
		高速外部晶振 (HEXT) ^(注) 关闭 所有外设	96 MHz	3.25	3.44	mA
			72 MHz	2.68	2.87	
			48 MHz	2.42	2.60	
			36 MHz	2.05	2.23	
			24 MHz	2.00	2.18	
			16 MHz	1.65	1.84	
			8 MHz	1.03	1.22	

注：外部时钟为 8 MHz，当 f_{HCLK} > 8 MHz 时启用 PLL。

表 20. 深睡眠和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾			单位
			V _{DD} = 2.4 V	V _{DD} = 3.3 V	T _A = 25 °C	T _A = 85 °C	T _A = 105 °C	
I _{DD}	深睡眠模式的供应电流 ⁽³⁾	LDO 处于运行模式, HICK 和 HEXT 关闭, WDT 关闭	243	246	275	468	675	μA
		LDO 处于低功耗模式且 VREXLPEN 设置为 1, HICK 和 HEXT 关闭, WDT 关闭	121	123	135	259	402	
	待机模式的供应电流	LEXT 和 ERTC 关闭	2.3	3.5	4.5	5.9	8.2	μA
		LEXT 和 ERTC 开启	3.3	5.0	5.7	7.2	9.6	

注: 1. 典型值是在 T_A = 25 °C 下测试得到。
2. 由综合评估得出, 不在生产中测试。
3. 进深睡眠模式前 CRM_AHBEN[4] (FLASHEN) 必须设置为 1, 否则典型值会产生额外约 50 μA 耗电。




图 10. LDO 在运行模式时, 深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比




图 11. LDO 在低功耗模式时，深睡眠模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比




图 12. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比

内置外设电流消耗

单片机的工作条件如下：

- 所有的 GPIO 引脚都处于模拟模式。
- 给出的数值是通过测量只开启一个外设的时钟与关闭所有外设的时钟电流消耗相差值计算得出。

表 21. 内置外设的电流消耗

内置外设		典型值	单位
AHB	DMA1	2.20	μA/MHz
	SRAM	0.56	
	Flash	11.6	
	CRC	0.53	
	OTGFS1	23.6	
	GPIOA	0.62	
	GPIOB	0.58	
	GPIOC	0.57	
	GIPOD	0.55	
	GPIOF	0.56	
APB1	TMR2	9.47	
	TMR3	6.71	
	TMR6	0.86	
	TMR7	0.86	
	TMR13	2.63	
	TMR14	2.58	
	WWDT	0.33	
	SPI2/I²S2	1.91	
	SPI3/I²S3	1.92	
	USART2	2.06	
	USART3	2.09	
	USART4	2.11	
	I²C1	6.11	
	I²C2	5.88	
	CAN1	2.26	
	ACC	0.26	
	PWC	6.27	
APB2	SCFG	0.17	
	ADC1	1.90	
	TMR1	9.21	
	SPI1/I²S1	1.88	
	USART1	2.11	
	TMR15	5.16	
	TMR16	3.55	
	TMR17	3.62	

外部时钟源特性

使用晶体 / 陶瓷谐振器产生的高速外部时钟

高速外部晶振 (HEXT) 可以使用一个 4 ~ 25 MHz 的晶体 / 陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元单片机，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数 (频率、封装、精度等)，请咨询相应的生产厂商。

表 22. HEXT 4 ~ 25 MHz 晶振特性 ⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
f _{HEXT_IN}	振荡器频率	—	4	8	25	MHz
t _{SU(HEXT)} ⁽³⁾	启动时间	V _{DD} 是稳定的	—	2	—	ms

注：1. 谐振器的特性参数由晶体 / 陶瓷谐振器制造商给出。
2. 由综合评估得出，不在生产中测试。
3. t_{SU(HEXT)} 是启动时间，是从软件使能 HEXT 开始测量，直至得到稳定的 8 MHz 振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于 C_{L1} 和 C_{L2}，建议使用高质量的、为高频应用而设计的 (典型值为) 5 ~ 25 pF 之间的瓷介电容器，以符合晶体或谐振器要求。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。在选择 C_{L1} 和 C_{L2} 时，PCB 和 MCU 引脚的容抗应该考虑在内 (可以粗略地把引脚与 PCB 板的电容按 10 pF 估计)。




图 13. 使用 8 MHz 晶振的典型应用

使用外部振荡源产生的高速外部时钟

下表中给出的特性参数是使用一个高速的外部时钟源测得。

表 23. 高速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{HEXT_ext}	用户外部时钟频率 (注)	—	1	8	25	MHz
V _{HEXTH}	HEXT_IN 输入引脚高电平电压		0.7V _{DD}	—	V _{DD}	V
V _{HEXTL}	HEXT_IN 输入引脚低电平电压		V _{SS}	—	0.3V _{DD}	
t _{w(HEXT)} t _{w(HEXT)}	HEXT_IN 高或低的时间 (注)		5	—	—	ns
t _{r(HEXT)} t _{r(HEXT)}	HEXT_IN 上升或下降的时间 (注)	—	—	—	20	
C _{in(HEXT)}	HEXT_IN 输入容抗 (注)	—	—	5	—	pF
Duty _(HEXT)	占空比	—	45	—	55	%
I _L	HEXT_IN 输入漏电流	V _{SS} ≤ V _{IN} ≤ V _{DD}	—	—	±1	μA

注：由设计模拟，不在生产中测试。




图 14. 外部高速时钟源的交流时序图

使用晶体 / 陶瓷谐振器产生的低速外部时钟

低速外部晶振 (LEXT) 可以使用一个 32.768 kHz 的晶体 / 陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元单片机，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数 (频率、封装、精度等)，请咨询相应的生产厂商。


表 24. LEXT 32.768 kHz 晶振特性 ⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
t _{SU(LEXT)}	启动时间	V _{DD} 是稳定的	—	200	—	ms

注：1. 谐振器的特性参数由晶体 / 陶瓷谐振器制造商给出。
2. 由综合评估得出，不在生产中测试。

对于 C_{L1} 和 C_{L2}，建议使用高质量的 5 ~ 20 pF 之间的瓷介电容器，以符合晶体或谐振器要求。通常 C_{L1} 和 C_{L2} 具有相同参数。晶体制造商通常以 C_{L1} 和 C_{L2} 的串行组合给出负载电容的参数。

负载电容 C_L 是基于下列算式计算出： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中 C_{stray} 是引脚的电容和 PCB 板或 PCB 相关的电容，它的典型值是介于 2 pF 至 7 pF 之间。



注：LEXT_IN 和 LEXT_OUT 间不需要外部电阻，也禁止添加。

图 15. 使用 32.768 kHz 晶振的典型应用

使用外部振荡源产生的低速外部时钟

下表中给出的特性参数是使用一个低速的外部时钟源测得。

表 25. 低速外部用户时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
$f_{\text{LEXT_ext}}$	用户外部时钟频率 (注)	—	—	32.768	1000	kHz
V_{LEXTH}	LEXT_IN 输入引脚高电平电压		$0.7V_{\text{DD}}$	—	V_{DD}	V
V_{LEXTL}	LEXT_IN 输入引脚低电平电压		V_{SS}	—	$0.3V_{\text{DD}}$	
$t_{\text{w(LEXT)}}$ $t_{\text{w(LEXT)}}$	LEXT_IN 高或低的时间 (注)		450	—	—	ns
$t_{\text{r(LEXT)}}$ $t_{\text{f(LEXT)}}$	LEXT_IN 上升或下降的时间 (注 1)		—	—	50	
$C_{\text{in(LEXT)}}$	LEXT_IN 输入容抗 (注)	—	—	5	—	pF
Duty(LEXT)	占空比	—	30	—	70	%
I_{L}	LEXT_IN 输入漏电流	$V_{\text{SS}} \leq V_{\text{IN}} \leq V_{\text{DD}}$	—	—	± 1	μA

注：由设计模拟，不在生产中测试。




图 16. 外部低速时钟源的交流时序图

内部时钟源特性

高速内部时钟 (HICK)

表 26. HICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f_{HICK}	频率	—	—	48	—	MHz
DuCy(HICK)	占空比	—	45	—	55	%
ACC_{HICK}	HICK 振荡器的精度	使用者校准 (以寄存器 CRM_CTRL) ⁽¹⁾	-1	—	1	%
		ACC 校准 ⁽¹⁾	-0.25	—	0.25	
		出厂校准 ⁽²⁾	$T_{\text{A}} = -40 \sim 105\text{ }^{\circ}\text{C}$	—	2	
			$T_{\text{A}} = -40 \sim 85\text{ }^{\circ}\text{C}$	—	1.5	
			$T_{\text{A}} = 0 \sim 70\text{ }^{\circ}\text{C}$	—	1	
$t_{\text{SU(HICK)}}^{(2)}$	HICK 振荡器启动时间	—	—	—	10	μs
$I_{\text{DD(HICK)}}^{(2)}$	HICK 振荡器功耗	—	—	230	240	μA

注：1. 由设计模拟，不在生产中测试。

2. 由综合评估得出，不在生产中测试。




图 17. HICK 时钟精度与温度的对比

低速内部时钟 (LICK)

表 27. LICK 时钟特性

符号	参数	条件	最小值	典型值	最大值	单位
f _{LICK} (注)	频率	—	25	35	45	kHz

注：由综合评估得出，不在生产中测试。

PLL 特性

表 28. PLL 特性

符号	参数	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL 输入时钟 ⁽²⁾	2	8	16	MHz
	PLL 输入时钟占空比	40	—	60	%
f _{PLL_OUT}	PLL 倍频输出时钟	16	—	96	MHz
t _{LOCK}	PLL 锁相时间	—	—	200	μs
Jitter	相邻周期抖动	—	—	300	ps

注：1. 由设计模拟，不在生产中测试。

2. 需要注意使用正确的倍频系数，从而根据 PLL 输入时钟频率使得 f_{PLL_OUT} 处于允许范围内。

低功耗模式唤醒时间

下表列出的唤醒时间是在系统时钟为 HICK 时钟的唤醒阶段测量得到。唤醒时使用的时钟源依据当前的操作模式而定：

- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟；
- 深睡眠或待机模式：时钟源是 HICK 时钟。

表 29. 低功耗模式的唤醒时间

符号	参数	典型值	单位
t _{WUSLEEP}	从睡眠模式唤醒	3.3	μs
t _{WUDEEPSLEEP}	从深睡眠模式唤醒 (LDO 处于运行模式)	380	μs
	从深睡眠模式唤醒 (LDO 处于低功耗模式)	450	
t _{WUSTDBY}	从待机模式唤醒	800	μs

EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性 EMS (电磁敏感性)

- EFT: 在 V_{DD} 和 V_{SS} 上通过耦合 / 去耦合网路施加一个瞬变电压的脉冲群 (正向和反向) 直到产生功能性错误。这个测试符合 IEC 61000-4-4 标准。

表 30. EMS 特性

符号	参数	条件	级别 / 类型
V _{EFT}	在 V _{DD} 和 V _{SS} 上通过符合 IEC 61000-4-4 规范的耦合 / 去耦合网路施加导致功能错误的瞬变脉冲群电压极限, V _{DD} 和 V _{SS} 入口有一 47 μF 电容并且每对 V _{DD} 和 V _{SS} 电源各有一 0.1 μF 旁路电容	V _{DD} = 3.3 V, 48LQFP, T _A = +25 °C, f _{HCLK} = 96 MHz, HalfCycle = 0。 符合 IEC 61000-4-4	4A(±4 kV)
		V _{DD} = 3.3 V, 48LQFP, T _A = +25 °C, f _{HCLK} = 80 MHz, HalfCycle = 1。 符合 IEC 61000-4-4	

在单片机级进行 EMC 的评估和优化, 是在典型的应用环境中进行的。应注意好的 EMC 性能与用户应用和具体的软件密切相关。因此, 建议用户对软件实行 EMC 优化, 并进行与 EMC 有关的测试。

GPIO 端口特性

通用输入 / 输出特性

所有的 GPIO 端口都是兼容 CMOS 和 TTL。

表 31. GPIO 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{IL}	输入低电平电压	—	-0.3	—	0.28 × V _{DD} + 0.1	V
V _{IH}	TC 输入高电平电压	—	0.31 × V _{DD} + 0.8	—	V _{DD} + 0.3	V
	FTa 输入高电平电压	模拟模式		—	5.5	
	FT 和 FTf 输入高电平电压	—				
	FTa 输入高电平电压	输入浮空、输入上拉或输入下拉				
V _{hys}	施密特触发器电压迟滞 ⁽¹⁾	—	200	—	—	mV
			5% V _{DD}	—	—	—
I _{lkg}	输入浮空模式漏电流 ⁽²⁾	V _{SS} ≤ V _{IN} ≤ V _{DD} TC GPIO 脚	—	—	±1	μA
		V _{SS} ≤ V _{IN} ≤ 5.5 V FT, FTf 和 FTa GPIO 脚	—	—	±1	
R _{PU}	弱上拉等效电阻 ⁽³⁾	V _{IN} = V _{SS}	65	80	130	kΩ
R _{PD}	弱下拉等效电阻 ⁽³⁾⁽⁴⁾	V _{IN} = V _{DD}	65	70	130	kΩ
C _{IO}	GPIO 引脚的电容	—	—	9	—	pF

注: 1. 施密特触发器开关电平的迟滞电压。由综合评估得出, 不在生产中测试。

2. 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。
3. FT, FTf 和 FTa 引脚当输入高于 $V_{DD} + 0.3\text{ V}$ 时，必须禁用内部上拉 / 下拉电阻。
4. BOOT0 引脚弱下拉电阻不可禁用。

所有 GPIO 端口都是 CMOS 和 TTL 兼容 (不需软件配置)，它们的特性考虑了多数严格的 CMOS 工艺或 TTL 参数。

输出驱动电流

在用户应用中，GPIO 脚的数目必须保证驱动电流不能超过“绝对最大值 → 额定值”章节给出的绝对最大额定值：

- 所有 GPIO 端口从 V_{DD} 上获取的电流总和，加上 MCU 在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} (参见表 4)。
- 所有 GPIO 端口吸收并从 V_{SS} 上流出的电流总和，加上 MCU 在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} (参见表 4)。

输出电压

所有的 GPIO 端口都是兼容 CMOS 和 TTL 的。

表 32. 输出电压特性

符号	参数	条件	最小值	最大值	单位
适中电流推动 / 吸入能力					
$V_{OL}^{(1)}$	输出低电平	CMOS 端口, $I_{IO} = 4\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.4$	—	
$V_{OL}^{(1)}$	输出低电平	TTL 端口, $I_{IO} = 2\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		2.4	—	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 9\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	1.3	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-1.3$	—	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 2\text{ mA}$, $2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.4$	—	
较大电流推动 / 吸入能力					
V_{OL}	输出低电平	CMOS 端口, $I_{IO} = 6\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
V_{OH}	输出高电平		$V_{DD}-0.4$	—	
$V_{OL}^{(1)}$	输出低电平	TTL 端口, $I_{IO} = 5\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		2.4	—	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 18\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	1.3	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-1.3$	—	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 4\text{ mA}$, $2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.4$	—	
极大电流推动 / 吸入能力					
$V_{OL}^{(1)}$	输出低电平	CMOS 端口, $I_{IO} = 15\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.4$	—	
$V_{OL}^{(1)}$	输出低电平	TTL 端口, $I_{IO} = 12\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		2.4	—	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 12\text{ mA}$, $2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	—	0.4	V
$V_{OH}^{(1)}$	输出高电平		$V_{DD}-0.4$	—	
超高电流吸入能力 ⁽²⁾					
V_{OL}	输出低电平	$I_{IO} = 25\text{ mA}$, $2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	—	0.4	V
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 18\text{ mA}$, $2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$			

注：1. 由综合评估得出，不在生产中测试。
2. GPIO 使能超高流吸入能力时，其 V_{OH} 同极大电流推动能力。

输入交流特性

输入交流特性的定义和数值在下表给出。

表 33. 输入交流特性

符号	参数	最小值	最大值	单位
$t_{EXINTpw}$	EXINT 控制器检测到外部信号的脉冲宽度	10	—	ns


NRST 引脚特性

NRST 引脚输入驱动使用 CMOS 工艺，它连接了一个不能断开的上拉电阻， R_{PU} (参见下表)。

表 34. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}$ (注)	NRST 输入低电平电压	—	-0.5	—	0.8	V
$V_{IH(NRST)}$ (注)	NRST 输入高电平电压	—	2	—	$V_{DD} + 0.3$	
$V_{hys(NRST)}$	NRST 施密特触发器电压迟滞	—	—	500	—	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	kΩ
$t_{ILV(NRST)}$ (注)	NRST 输入低电平无效时间	—	—	—	40	μs
$t_{ILNV(NRST)}$ (注)	NRST 输入低电平有效时间	—	80	—	—	μs

注：由设计模拟，不在生产中测试。



注：1. 复位网络是为了防止寄生复位。
2. 用户必须保证 NRST 引脚的电位能够低于表 32 中列出的最大 $V_{IL(NRST)}$ 以下，否则 MCU 不能得到复位。

图 18. 建议的 NRST 引脚保护

TMR 定时器特性

下表列出的参数由设计模拟。

表 35. TMR 定时器特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TMR)}$	定时器分辨时间	—	1	—	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 96 \text{ MHz}$	10.42	—	ns
f_{EXT}	CH1 至 CH4 的定时器外部时钟频率	—	0	$f_{TMRxCLK}/2$	MHz

SPI 接口特性

表 36. SPI 特性

符号	参数	条件	最小值	最大值	单位
$f_{SCK}(1/t_{c(SCK)})^{(1)}$	SPI 时钟频率 ⁽²⁾⁽³⁾	主模式	—	36	MHz
		从收模式	—	36	
		从发模式	—	32	
$t_{su}(CS)^{(1)}$	CS 建立时间	从模式	$4t_{PCLK}$	—	ns
$t_h(CS)^{(1)}$	CS 保持时间	从模式	$2t_{PCLK}$	—	ns
$t_w(SCKH)^{(1)}$ $t_w(SCKL)^{(1)}$	SCK 高和低的时间	主模式, 预分频系数 = 4	$2t_{PCLK} - 3$	$2t_{PCLK} + 3$	ns
$t_{su}(MI)^{(1)}$	数据输入建立时间	主模式	6	—	ns
$t_{su}(SI)^{(1)}$		从模式	5	—	
$t_h(MI)^{(1)}$	数据输入保持时间	主模式	4	—	ns
$t_h(SI)^{(1)}$		从模式	5	—	
$t_a(SO)^{(1)(4)}$	数据输出访问时间	从模式	$2t_{PCLK} - 3$	$2t_{PCLK} + 3$	ns
$t_{dis}(SO)^{(1)(5)}$	数据输出禁止时间	从模式	$2t_{PCLK} - 3$	$2t_{PCLK} + 3$	ns
$t_v(SO)^{(1)}$	数据输出有效时间	从模式 (使能边沿之后)	—	25	ns
$t_v(MO)^{(1)}$	数据输出有效时间	主模式 (使能边沿之后)	—	10	ns
$t_h(SO)^{(1)}$	数据输出保持时间	从模式 (使能边沿之后)	9	—	ns
$t_h(MO)^{(1)}$		主模式 (使能边沿之后)	2	—	

注：1. 由设计模拟，不在生产中测试。
2. 从模式最大时钟频率不得超过 $f_{PCLK}/2$ 。
3. 最大时钟频率与单片机和 PCB 布局高度相关。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。
4. 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。
5. 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。




图 19. SPI 时序图 – 从模式和 CPHA = 0




图 20. SPI 时序图 – 从模式和 CPHA = 1





图 21. SPI 时序图 – 主模式

I²S 接口特性

表 37. I²S 特性


符号	参数	条件	最小值	最大值	单位
$t_{r(CK)}$ $t_{f(CK)}$	I ² S 时钟上升和下降时间	负载电容: C = 15 pF	—	12	ns
$t_{v(WS)}^{(1)}$	WS 有效时间	主模式	0	4	
$t_{h(WS)}^{(1)}$	WS 保持时间	主模式	0	4	
$t_{su(WS)}^{(1)}$	WS 建立时间	从模式	9	—	
$t_{h(WS)}^{(1)}$	WS 保持时间	从模式	0	—	
$t_{su(SD_MR)}^{(1)}$ $t_{su(SD_SR)}^{(1)}$	数据输入建立时间	主接收器	6	—	
		从接收器	2	—	
$t_{h(SD_MR)}^{(1)(2)}$ $t_{h(SD_SR)}^{(1)(2)}$	数据输入保持时间	主接收器	0.5	—	
		从接收器	0.5	—	
$t_{v(SD_ST)}^{(1)(2)}$	数据输出有效时间	从发送器 (使能边沿之后)	—	20	
$t_{h(SD_ST)}^{(1)}$	数据输出保持时间	从发送器 (使能边沿之后)	9	—	
$t_{v(SD_MT)}^{(1)(2)}$	数据输出有效时间	主发送器 (使能边沿之后)	—	15	
$t_{h(SD_MT)}^{(1)}$	数据输出保持时间	主发送器 (使能边沿之后)	0	—	

注: 1. 由设计模拟, 不在生产中测试。
2. 依赖于 f_{PCLK} 。例如, 如果 $f_{PCLK} = 8\text{ MHz}$, 则 $t_{PCLK} = 1/f_{PCLK} = 125\text{ ns}$ 。



注: 前一字节的最低位发送 / 接收。在第一个字节之前没有这个最低位的发送 / 接收。

图 22. I²S 从模式时序图 (Philips 协议)



注：前一字节的最低位发送 / 接收。在第一个字节之前没有这个最低位的发送 / 接收。

图 23. I²S 主模式时序图 (Philips 协议)

I²C 接口特性

SDA 和 SCL GPIO 要求的满足有以下限制：SDA 和 SCL 不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和 V_{DD} 之间的 PMOS 管被关闭，但仍然存在。

I²C 总线接口支持标准模式 (最高 100 kHz)、快速模式 (最高 400 kHz) 和增强快速模式 (最高 1 MHz)。

OTGFS 接口特性

表 38. OTGFS 启动时间

符号	参数	最大值	单位
t _{STARTUP} ^(注)	OTGFS 收发器启动时间	1	μs

注：由设计模拟，不在生产中测试。

表 39. OTGFS 直流特性

符号		参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
输入电平	V _{DD}	OTGFS 操作电压	—	3.0 ⁽²⁾	—	3.6	V
	V _{DI} ⁽³⁾	差分输入灵敏度	I(OTGFS_D+/D-)	0.2	—	—	V
	V _{CM} ⁽³⁾	差分共模范围	包含 V _{DI} 范围	0.8	—	2.5	
	V _{SE} ⁽³⁾	单端接收器阈值	—	1.3	—	2.0	
输出电平	V _{OL}	静态输出低电平	1.24 kΩ 的 R _L 接至 3.6 V ⁽⁴⁾	—	—	0.3	V
	V _{OH}	静态输出高电平	15 kΩ 的 R _L 接至 V _{SS} ⁽⁴⁾	2.8	—	3.6	
R _{PU}		OTGFS_D+ 内部上拉电阻接收状态, V _{IN} = V _{SS}	空闲状态, V _{IN} = V _{SS}	0.97	1.24	1.58	kΩ
				1.66	2.26	3.09	
R _{PD}		OTGFS_D+/D- 内部下拉电阻	V _{IN} = V _{DD}	15	19	25	kΩ

注：1. 所有的电压测量都是以设备端地线为准。
2. 单片机的正确 USB 功能在低至 2.7 V 时仍可保证，但在 2.7 ~ 3.0 V 电压范围内不确保全部电气特性。
3. 由设计模拟，不在生产中测试。
4. R_L 是连接到 USB 驱动器上的负载。




图 24. OTGFS 时序：数据信号上升和下降时间定义

表 40. OTGFS 电气特性

符号	参数	条件	最小值 ⁽¹⁾	最大值 ⁽¹⁾	单位
t _r	上升时间 ⁽²⁾	C _L ≤ 50 pF	4	20	ns
t _f	下降时间 ⁽²⁾	C _L ≤ 50 pF	4	20	ns
t _{rim}	上升下降时间匹配	t _r /t _f	90	110	%
V _{CRS}	输出信号交叉电压	—	1.3	2.0	V

注：1. 由设计模拟，不在生产中测试。
2. 测量数据信号从 10% 至 90%。更多信息，参见 USB 规范第 7 章 (2.0 版)。

12 位 ADC 特性

除非特别说明，下表的参数是使用符合表 8 的条件的环境温度，f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 41. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V _{DDA}	供电电压	—	2.4	—	3.6	V
I _{DDA}	在 V _{DDA} 输入脚上的电流	—	—	295 ⁽¹⁾	355	μA
f _{ADC}	ADC 时钟频率	—	0.6	—	28	MHz
f _S ⁽²⁾	采样速率	—	0.05	—	2	MHz
f _{TRIG} ⁽²⁾	外部触发频率	f _{ADC} = 28 MHz	—	—	1.65	MHz
		—	—	—	17	1/f _{ADC}
V _{AIN}	转换电压范围 ⁽³⁾	—	0 (V _{REF-} 内部连接到地)		V _{REF+}	V
R _{AIN} ⁽²⁾	外部输入阻抗	—	参见表 40 和表 41			Ω
C _{ADC} ⁽²⁾	内部采样和保持电容	—	—	8.5	13	pF
t _{CAL} ⁽²⁾	校准时间	f _{ADC} = 28 MHz	6.61			μs
		—	185			1/f _{ADC}
t _{latr} ⁽²⁾	触发转换时延	f _{ADC} = 28 MHz	—	—	71.4	ns
		—	—	—	2 ⁽⁴⁾	1/f _{ADC}
t _S ⁽²⁾	采样时间	f _{ADC} = 28 MHz	0.053	—	8.55	μs
		—	1.5	—	239.5	1/f _{ADC}
t _{STAB} ⁽²⁾	上电时间	—	42			1/f _{ADC}
t _{CONV} ⁽²⁾	总转换时间 (包括采样时间)	f _{ADC} = 28 MHz	0.5	—	9	μs
		—	14~252 (采样 t _S + 逐步逼近 12.5)			1/f _{ADC}

注：1. 由综合评估得出，不在生产中测试。
2. 由设计模拟，不在生产中测试。
3. V_{REF+} 在内部连接到 V_{DDA}，V_{REF-} 在内部连接到 V_{SSA}。
4. 对于外部触发，必须在表 39 列出的时延中加上一个延迟 1/f_{PCLK2}。

表 40 和表 41 决定最大的外部阻抗，使得误差可以小于 1 LSB。

表 42. f_{ADC} = 14 MHz 时的最大 R_{AIN}^(注)

T _S (周期)	t _S (μs)	最大 R _{AIN} (kΩ)
1.5	0.11	0.35
7.5	0.54	3.9
13.5	0.96	7.4
28.5	2.04	16.3
41.5	2.96	24.0
55.5	3.96	32.3
71.5	5.11	41.8
239.5	17.11	50.0

注：由设计模拟。

表 43. f_{ADC} = 28 MHz 时的最大 R_{AIN}^(注)

T _S (周期)	t _S (μs)	最大 R _{AIN} (kΩ)
1.5	0.05	0.1
7.5	0.27	1.6
13.5	0.48	3.4
28.5	1.02	7.9
41.5	1.48	11.7

T _s (周期)	t _s (μs)	最大 R _{AIN} (kΩ)
55.5	1.98	15.9
71.5	2.55	20.6
239.5	8.55	50.0


注：由设计模拟。

表 44. ADC 精度 (1)(2)

符号	参数	测试条件	典型值	最大值	单位
E _T	综合误差	f _{ADC} = 28 MHz, R _{AIN} < 10 kΩ, V _{DDA} = 3.0~3.6 V, T _A = 25 °C	±1.5	±3	LSB
E _O	偏移误差		±1	±1.5	
E _G	增益误差		+1.5	-2/+2.5	
E _D	微分线性误差		±0.7	±1	
E _L	积分线性误差		±1	±1.5	
E _T	综合误差	f _{ADC} = 28 MHz, R _{AIN} < 10 kΩ, V _{DDA} = 2.4~3.6 V, T _A = -40 ~ 105 °C	±2	±3	LSB
E _O	偏移误差		±1.5	±3	
E _G	增益误差		+1.5	±2.5	
E _D	微分线性误差		±1	-1/+2	
E _L	积分线性误差		±1.5	±2.5	

注：1. ADC 的直流精度数值是在经过内部校准后测量的。


2. 由综合评估得出，不在生产中测试。



注：1. 实际 ADC 转换曲线的例子

2. 理想转换曲线
3. 实际转换终点连线
4. E_T 综合误差: 实际转换曲线与理想转换曲线间的最大偏离
- E_O 偏移误差: 实际转换曲线上的第一次跃迁与理想转换曲线上的第一次跃迁之差
- E_G 增益误差: 实际转换曲线上的最后一次跃迁与理想转换曲线上最后一次跃迁之差
- E_D 微分线性误差: 实际转换曲线上步距与理想步距 (1LSB) 之差
- E_I 积分线性误差: 实际转换曲线与终点连线间的最大偏离

图 25. ADC 精度特性



注：1. 有关 RAIN 和 CADC 的数值，参见表 39。
2. Cparasitic 表示 PCB (与焊接和 PCB 布局质量相关) 与焊盘上的寄生电容 (大约 7 pF)。较大的 Cparasitic 数值将降低转换的精度，解决的办法是减小 fADC。

图 26. 使用 ADC 典型的连接图

PCB 设计建议

应如图 4 中所示执行电源去耦。100 nF 的电容器应为陶瓷型 (高质量)，应与芯片尽可能靠近放置。

若在使能 HEXT 并且使用 ADC1_IN10~13 任一通道的条件下，请遵照以下 PCB 设计建议以隔绝 HEXT 高频振荡对其邻近 ADC 输入信号之干扰。

- ADC_IN 信号与 HEXT 信号使用不同 PCB 层走线
- ADC_IN 信号走线避免与 HEXT 信号走线平行

内部参照电压 (VINTRV) 特性

表 45. 内置参照电压特性

符号	参数	条件	最小值	典型值	最大值	单位
VINTRV ⁽¹⁾	内部参照电压	—	1.16	1.20	1.24	V
TCoef ⁽¹⁾	温度系数	—	—	50	100	ppm/°C
TS_VINTRV ⁽²⁾	当读出内部参照电压时，ADC 的采样时间	—	5.1	—	—	μs

注：1. 由综合评估得出，不在生产中测试。
2. 由设计模拟，不在生产中测试。


6 封装信息

请注意，这里提供的封装信息仅作为参考。由于这个信息经常更新，提醒用户咨询 [Holtek网站](http://www.holtek.com) 以获取最新版本的[封装信息](#)。

封装信息的相关内容如下所示，点击可链接至 Holtek 网站相关信息页面。


- 封装信息 (包括外形尺寸、包装带和卷轴规格)
- 封装材料信息
- 纸箱信息

20-pin TSSOP (6.5 mm × 4.4 mm) 外形尺寸




符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	—	—	1.20
A1	0.05	—	0.15
A2	0.80	1.00	1.05
b	0.19	—	0.30
C	0.09	—	0.20
D	6.40	6.50	6.60
E1	4.30	4.40	4.50
E	6.20	6.40	6.60
e	0.65 BSC.		
L1	1.00 REF.		
L	0.50	0.60	0.75
S	0.20	—	—
Θ	0°	—	8°

32-pin QFN (4 mm × 4 mm) 外形尺寸




符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	0.80	0.85	0.90
A1	0.00	0.02	0.05
A3	0.203 REF.		
b	0.15	0.20	0.25
D	3.90	4.00	4.10
D2	2.65	2.70	2.75
E	3.90	4.00	4.10
E2	2.65	2.70	2.75
e	0.40 BSC.		
K	0.20	—	—
L	0.25	0.30	0.35

48-pin LQFP (7 mm × 7 mm) 外形尺寸



符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	—	—	1.60
A1	0.05	—	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	—	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.50 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

64-pin LQFP (7 mm × 7 mm) 外形尺寸



符号	尺寸 (单位: mm)		
	最小值	典型值	最大值
A	—	—	1.60
A1	0.05	—	0.15
A2	1.35	1.40	1.45
b	0.13	0.18	0.23
c	0.09	—	0.20
D	8.80	9.00	9.20
D1	6.90	7.00	7.10
E	8.80	9.00	9.20
E1	6.90	7.00	7.10
e	0.40 BSC.		
Θ	0°	3.5°	7°
L	0.45	0.60	0.75
L1	1.00 REF.		

热特性

根据电路板为 FR-4 材质，板厚 1.6 mm，两层板仿真计算。由设计模拟，不在生产中测试。

表 46. 封装的热特性

符号	参数	数值	单位
ΘJA	结到环境的热阻抗 (64LQFP – 7 mm × 7 mm)	85.1	
	结到环境的热阻抗 (48LQFP – 7 mm × 7 mm)	85.1	
	结到环境的热阻抗 (32QFN – 4 mm × 4 mm)	54.0	
	结到环境的热阻抗 (20TSSOP – 6.5 mm × 4.4 mm)	102.6	

Copyright© 2025 by HOLTEK SEMICONDUCTOR INC. All Rights Reserved.

本文件出版时 HOLTEK 已针对所载信息为合理注意，但不保证信息准确无误。文中提到的信息仅是提供作为参考，且可能被更新取代。HOLTEK 不担保任何明示、默示或法定的，包括但不限于适合商品化、令人满意的质量、规格、特性、功能与特定用途、不侵害第三方权利等保证责任。HOLTEK 就文中提到的信息及该信息之应用，不承担任何法律责任。此外，HOLTEK 并不推荐将 HOLTEK 的产品使用在会由于故障或其他原因而可能会对人身安全造成危害的地方。HOLTEK 特此声明，不授权将产品使用于救生、维生或安全关键零部件。在救生 / 维生或安全应用中使用 HOLTEK 产品的风险完全由买方承担，如因该等使用导致 HOLTEK 遭受损害、索赔、诉讼或产生费用，买方同意出面进行辩护、赔偿并使 HOLTEK 免受损害。HOLTEK (及其授权方，如适用) 拥有本文件所提供信息 (包括但不限于内容、数据、示例、材料、图形、商标) 的知识产权，且该信息受著作权法和其他知识产权法的保护。HOLTEK 在此并未明示或暗示授予任何知识产权。HOLTEK 拥有不事先通知而修改本文件所载信息的权利。如欲取得最新的信息，请与我们联系。